Programabilna logička kola Šifra: OR0020 | 6 ESPB
Opšte informacije
Nivo studija:
Godina studija:
3
Semestar/Trimestar:
6
Uslov:
Osnovna znanja iz oblasti digitalne elektronike.
Cilj:
Sticanje praktičnih znanja o načinima projektovanja, implementacije i testiranja digitalnog hardvera u CPLD i FPGA programabilnim logičkim kolima primenom softverskog razvojnog okruženja.
Ishod:
Osposobljenost za samostalno projektovanje digitalnog hardvera i implementaciju u CPLD i FPGA programabilnim logičkim kolima primenom softverskog razvojnog okruženja. Osposobljenost za samostalno testiranje implementiranog hardvera simulacijom i u realnom vremenu.
Sadržaj predmeta
Teorijska nastava:
- Pojam programabilne logike. Pregled tipova programabilnih logičkih kola (PLD)
- Implementacije dizajna u programabilnim logičkim kolima PLA, PAL i ROM tipa.
- Programabilna logičkih kola CPLD i FPGA tipa.
- Grafički opis kombinacionih mreža. Hijerarhijski princip projektovanja hardvera
- Grafički opis sekvencijalnih mreža. Model registara i brojača sa modifikovanim flip-flopovima.
- Programabilni generator takta. Generator impulsno-širinski modulisanog signala.
- Opis mašine stanja u AHDL jeziku. Detektor binarne sekvence. Programabilni brojač.
- Analiza rada sekvencijalnih mreža. Reverzni inženjering.
- Opis dizajna primenom VHDL programskog jezika. Pojam entiteta i arhitekture. Tipovi podataka.
- Konkurentna dodela vrednosti signala u VHDL jeziku. Opis osnovnih kombinacionih mreža. Opis aritmetičko-logičke jedinice.
- Procesi u VHDL jeziku. Primena procesa za opis kombinacionih i sekvencijalnih mreža
- VHDL opis jednodimenzionalnih i dvodimenzionalnih polja. Opis memorija ROM i RAM tipa.
- Komponente, funkcije i procedure u VHDL jeziku.
- Strukturni i hijerarhijski model hardvera u VHDL jeziku.
- Primena megafunkcija za realizaciju hardverskih interfejsa i složenih digitalnih sistema.
Praktična nastava:
- Praktična nastava prati program predavanja.
Literatura
- B. J. LaMeres, Introduction to logic circuits and logic design with VHDL, Springer, Switzerland 2017.
- S. Brown, Z. Vranesic, Fundamentals of digital logic with VHDL design, McGraw-Hill, New York, 2009.
- D. Prokin, D. Todović, Zbirka zadataka iz Programabilnih logičkih kola, ATUSS, Beograd, 2022.
- D. Prokin, D. Todović, Priručnik za laboratorijske vežbe iz Programabilnih logičkih kola, ATUSS, Beograd, 2022.
Broj časova aktivne nastave (nedeljno)
Predavanja:
3
Vežbe:
2
Drugi oblici nastave:
0
Ocena znanja (maksimalan broj poena 100)
Predispitne obaveze
Poeni
aktivnosti u toku predavanja
10
aktivnosti na laboratorijskim vežbama
20
seminarski rad
0
kolokvijum
40
Završni ispit
Poeni
Pismeni ispit
30
Usmeni ispit
0